第5章：RISC-V ハイパーバイザー拡張, Version 0.6.1¶
The RISC-V Instruction Set Manual Volume II: Privileged Architecture November 6, 2020 の第5章「ハイパーバイザー拡張」を日本語化したものです。
Contents:
- 5.1 特権モード
- 5.2 ハイパーバイザCSR
- 5.2.1 ハイパーバイザーステータスレジスタ (hstatus)
- 5.2.2 ハイパーバイザーTrap移譲レジスタ (hedeleg / hideleg)
- 5.2.3 ハイパーバイザー割り込みレジスタ (hvip, hip, hie)
- 5.2.4 ハイパーバイザーゲスト外部割込みレジスタ (
hgeipおよびhgeie) - 5.2.5 ハイパーバイザーカウンタ許可レジスタ (
hcounteren) - ハイパーバイザータイムデルタレジスタ (
htimedelta,htimedeltah) - 5.2.7 ハイパーバイザートラップ値レジスタ(
htval) - 5.2.8 ハイパーバイザ―トラップ命令レジスタ (
htinst) - 5.2.9 ハイパーバイザーゲストアドレス変換および保護レジスタ (
hgatp) - 5.2.10 仮想スーパーバイザーステータスレジスタ (
vsstatus) - 5.2.11 仮想スーパーバイザー割り込みレジスタ (
vsip,vsie) - 5.2.12 仮想スーパーバイザートラップベクタベースアドレスレジスタ (
vstvec) - 5.2.13 仮想スーパーバイザースクラッチレジスタ (
vsscratch) - 5.2.14 仮想スーパーバイザー例外プログラムカウンタ (
vsepc) - 5.2.15 仮想スーパーバイザー要因レジスタ (
vscause) - 5.2.16 仮想スーパーバイザートラップ値レジスタ (
vstval) - 5.2.17 仮想スーパーバイザーアドレス変換および保護レジスタ (
vsatp)
- 5.3 ハイパーバイザー命令
- 5.4 マシンレベルCSR
- 5.5 2ステージアドレス変換
- 5.6 例外